製品特性:
タイプ | 説明 |
カテゴリー | 集積回路 (IC) 組み込み - マイクロコントローラ |
メーカー | NXP USA Inc. |
シリーズ | MPC56xx コリバ |
パッケージ | トレイ |
商品状態 | 在庫あり |
コア プロセッサ | e200z0h |
カーネル仕様 | 32ビットシングルコア |
速度 | 64MHz |
コネクティビティ | CANbus、FlexRay、LINbus、SPI、UART/USART |
周辺機器 | DMA、POR、PWM、WDT |
I/O数 | 108 |
プログラム記憶容量 | 512KB(512K×8) |
プログラムメモリタイプ | 閃光 |
EEPROM容量 | 64K×8 |
RAM サイズ | 40K×8 |
電圧 - 電源 (Vcc/Vdd) | 3V~5.5V |
データコンバーター | A/D 30x10b |
発振器の種類 | 内部 |
動作温度 | -40℃~125℃(TA) |
設置タイプ | 表面実装タイプ |
パッケージ/エンクロージャ | 144-LQFP |
サプライヤーのデバイス パッケージ | 144-LQFP(20x20) |
基本品番 | SPC5604 |
環境と輸出分類:
属性 | 説明 |
RoHSステータス | ROHS3仕様に準拠 |
湿気感受性レベル (MSL) | 3 (168時間) |
REACHステータス | 非REACH製品 |
エスケープ | 3A991A2 |
HTSUS | 8542.31.0001 |
MPC5604P シリーズのブロック概要:
ブロック機能
アナログ-デジタル コンバーター (ADC) マルチチャンネル、10 ビットのアナログ-デジタル コンバーター
ブートアシストモジュール (BAM) に従って実行される VLE コードを含む読み取り専用メモリのブロック
デバイスの起動モード
クロック生成モジュール
(MC_CGM)
システムおよびペリフェラルの生成に必要なロジックと制御を提供
時計
コントローラ エリア ネットワーク (FlexCAN) 標準の CAN 通信プロトコルをサポート
クロス トリガー ユニット (CTU) ADC 変換と eMIOS からのタイマー イベントの同期を有効にします。
またはPITから
クロスバー スイッチ (XBAR) 2 つのマスター ポートと 3 つのスレーブ間の同時接続をサポート
ポート;32 ビットのアドレス バス幅と 32 ビットのデータ バス幅をサポート
巡回冗長検査 (CRC) CRC チェックサム ジェネレーター
Deserial シリアル ペリフェラル インターフェイス
(DSPI)
外部デバイスと通信するための同期シリアル インターフェイスを提供
強化されたダイレクト メモリ アクセス
(eDMA)
ホスト プロセッサからの介入を最小限に抑えて複雑なデータ転送を実行
「n」個のプログラム可能なチャンネル経由
拡張タイマー (eTimer) 拡張プログラム可能なアップ/ダウン モジュロ カウントを提供
エラー訂正ステータス モジュール
(ECSM)
デバイスに無数のその他の制御機能を提供します。
構成とリビジョン レベルに関するプログラムから見える情報、リセット
ステータス レジスタ、スリープ モードを終了するためのウェイクアップ制御、およびオプション機能
エラー訂正コードによって報告されたメモリ エラーに関する情報など
外部発振器 (XOSC) FMPLL_0 の入力基準または基準として使用される出力クロックを提供します。
システムのニーズに応じた特定のモジュールのクロック
障害収集ユニット (FCU) デバイスに機能安全を提供します
フラッシュ メモリ プログラム コード、定数、および変数用の不揮発性ストレージを提供
周波数変調
フェーズロック ループ (FMPLL)
高速システムクロックを生成し、プログラム可能な周波数をサポート
変調
割り込みコントローラ (INTC) 割り込み要求の優先度ベースのプリエンプティブ スケジューリングを提供
JTAG コントローラ チップの機能と接続性をテストする手段を提供します。
テスト モードでない場合、システム ロジックに対して透過的
LINFlex コントローラー 多数の LIN (Local Interconnect Network プロトコル) メッセージを管理します
CPU への負荷を最小限に抑えて効率的に
モード エントリ モジュール (MC_ME) デバイスの動作モードとモードを制御するメカニズムを提供します。
すべての機能状態における遷移シーケンス。また、パワーコントロールユニットを管理し、
生成モジュールとクロック生成モジュールをリセットし、
アプリケーションからアクセス可能な構成、制御、ステータス レジスタ
定期割り込みタイマー (PIT) 定期割り込みとトリガーを生成します
ペリフェラル ブリッジ (PBRIDGE) システム バスとオンチップ ペリフェラル間のインターフェイス
パワー コントロール ユニット (MC_PCU) デバイスの一部を切り離すことで、全体の消費電力を削減します
パワースイッチングデバイスを介して電源から。デバイスのコンポーネントは
PCU によって制御される「電源ドメイン」と呼ばれるセクションにグループ化されます。