製品

Circuits XQ6SLX150(現金フルレンジ)

簡単な説明:

メーカー:AMD ザイリンクス

メーカー品番:XQ6SLX150-2CSG484I

記述:IC FPGA 326 I/O 484FBGA

詳細な説明:シリーズ フィールド プログラマブル ゲート アレイ (FPGA) IC 326 4939776 101261 484-BBGA


製品の詳細

製品タグ

パラメータ:

パラメータ名 属性値
Rohsは認定されていますか? を満たす
商号 ザイリンクス(ザイリンクス)
コンプライアンスコードに到達 準拠
ECCN コード 3A991.D
最大クロック周波数 667MHz
JESD-30 コード S-PBGA-B484
JESD-609 コード e1
湿度感度レベル 3
エントリー数 338
論理ユニット数 147443
出力時間 338
端末数 484
パッケージ本体の材質 プラスチック/エポキシ
パッケージコード FBGA
同等のコードをカプセル化する BGA484,22X22,32
パッケージ形状 四角
包装形態 グリッドアレイ、ファインピッチ
ピーク リフロー温度 (摂氏) 260
電源 1.2、1.2/3.3、2.5/3.3V
プログラマブル ロジック タイプ フィールド・プログラマブル・ゲート・アレイ
認定ステータス 資格なし
表面実装 はい
テクノロジー CMOS
端子面 スズ シルバー 銅
端子形状
端子ピッチ 0.8mm
ターミナルの場所
ピーク リフロー温度での最大時間 30

概要 :
ザイリンクス 7 シリーズ FPGA は 4 つの FPGA ファミリで構成され、低コスト、スモール フォーム ファクター、
コスト重視の大量アプリケーションから、最も要求の厳しいアプリケーション向けの超ハイエンド接続帯域幅、ロジック容量、および信号処理能力
高性能アプリケーション。7 シリーズ FPGA には次が含まれます。
• Spartan®-7 ファミリ: 低コスト、低消費電力、高出力向けに最適化
I/O パフォーマンス。低コストの非常に小さなフォームファクタで入手可能
最小の PCB フットプリントのパッケージング。
• Artix®-7 ファミリ: シリアルを必要とする低電力アプリケーション向けに最適化
トランシーバーと高い DSP およびロジック スループット。最低を提供します
高スループットでコスト重視の場合の材料費の合計
アプリケーション。
• Kintex®-7 ファミリ: 2X で最高の価格性能比を実現するように最適化
前世代に比べて改善し、新しいクラスを可能にします
FPGAの。
• Virtex®-7 ファミリ : 最高のシステム パフォーマンスと
システム パフォーマンスが 2 倍に向上します。最高
スタックド シリコン インターコネクト (SSI) によって実現される機能デバイス
テクノロジー。
最先端の高性能、低消費電力 (HPL)、28 nm、High-k メタル ゲート (HKMG) プロセス テクノロジに基づいて構築された 7 シリーズ FPGA は、
2.9 Tb/秒の I/O 帯域幅、200 万個のロジック セル容量、および 5.3 TMAC/秒の DSP による比類のないシステム パフォーマンスの向上と、消費電力の 50% 削減
ASSP および ASIC に完全にプログラム可能な代替手段を提供します。
7 シリーズ FPGA 機能のまとめ
• 実際の 6 入力ルックに基づく高度な高性能 FPGA ロジック
分散メモリとして構成可能なアップ テーブル (LUT) テクノロジ。
• オンチップ データ用のビルトイン FIFO ロジックを備えた 36Kb デュアル ポート ブロック RAM
バッファリング。
• DDR3 をサポートする高性能 SelectIO™ テクノロジ
最大 1,866 Mb/s のインターフェイス。
• マルチギガビット トランシーバー内蔵の高速シリアル接続
600 Mb/s から最大まで。6.6 Gb/s ~ 28.05 Gb/s の速度で、
チップ間インターフェース用に最適化された特別な低電力モード。
• デュアルを組み込んだユーザー設定可能なアナログ インターフェイス (XADC)
オンチップのサーマルと
供給センサー。
• 25 x 18 乗算器、48 ビット アキュムレータ、前置加算器を備えた DSP スライス
最適化された対称を含む高性能フィルタリング用
係数フィルタリング。
• フェーズロックを組み合わせた強力なクロック管理タイル (CMT)
ループ (PLL) および混合モード クロック マネージャー (MMCM) ブロック
精度と低ジッタ。
• MicroBlaze™ プロセッサを使用して、組み込み処理を迅速に展開します。
• 最大 x8 Gen3 の PCI Express® (PCIe) 用統合ブロック
エンドポイントとルート ポートの設計。
• のサポートを含む、さまざまな構成オプション
汎用メモリ、HMAC/SHA-256 による 256 ビット AES 暗号化
認証、および組み込みの SEU 検出と修正。
• 低コスト、ワイヤ ボンド、ベア ダイ フリップ チップ、高シグナル インテグリティ フリップ
ファミリ メンバー間での移行を容易にするチップ パッケージ
同じパッケージ。すべてのパッケージが鉛フリーで選択可能
Pb オプションのパッケージ。
• 28 nm で高性能と低消費電力を実現する設計
HKMG、HPLプロセス、1.0Vコア電圧プロセス技術、
さらに低消費電力の 0.9V コア電圧オプション。


  • 前:
  • 次:

  • メッセージを残す

    関連製品

    メッセージを残す