製品特性:
| タイプ | 説明 |
| カテゴリー | 集積回路 (IC) 組み込み - FPGA (フィールド プログラマブル ゲート アレイ) |
| メーカー | AMD ザイリンクス |
| シリーズ | 自動車、AEC-Q100、Spartan®-6 LX XA |
| パッケージ | トレイ |
| 商品状態 | 在庫あり |
| LAB/CLB 数 | 7911 |
| ロジックエレメント数/ユニット | 101261 |
| 合計 RAM ビット | 4939776 |
| I/O数 | 326 |
| 電圧 - 給電 | 1.14V～1.26V |
| 設置タイプ | 表面実装タイプ |
| 動作温度 | -40℃～100℃（TJ） |
| パッケージ/エンクロージャ | 484-BBGA |
| サプライヤーのデバイス パッケージ | 484-FBGA（23x23） |
| 基本品番 | XA6SLX100 |
バグを報告
新しいパラメトリック検索
ドキュメントとメディア:
| リソースタイプ | リンク |
| 仕様 | XA Spartan-6 の概要 |
| 環境情報 | ザイリンクス RoHS3 証明書ザイリンクス REACH211 証明書 |
| HTML仕様 | XA Spartan-6 の概要 |
環境と輸出分類:
| 属性 | 説明 |
| RoHSステータス | ROHS3仕様に準拠 |
| 湿気感受性レベル (MSL) | 3 (168時間) |
| REACHステータス | 非REACH製品 |
| エスケープ | 3A991D |
| HTSUS | 8542.39.0001 |
概要：
FPGA のザイリンクス オートモーティブ (XA) Spartan®-6 ファミリは、大量の自動車アプリケーション向けに最小の総コストで最先端のシステム統合機能を提供します。10 メンバーのファミリは、3,840 ～ 101,261 ロジック セルの範囲で拡張された密度を提供し、より高速で、
より包括的な接続。コストの最適なバランスを実現する成熟した 45 nm 低電力銅プロセス技術に基づいて構築されています。
XA Spartan-6 ファミリは、より効率的な新しいデュアル レジスタ 6 入力ルックアップ テーブル (LUT) ロジックと豊富な機能を提供します。
組み込みシステム レベル ブロックの選択。これらには、18Kb (2 x 9Kb) ブロック RAM、第 2 世代の DSP48A1 スライス、SDRAM が含まれます。
メモリ コントローラー、強化された混合モード クロック管理ブロック、SelectIO™ テクノロジ、消費電力が最適化された高速シリアル
トランシーバー ブロック、PCI Express® 互換のエンドポイント ブロック、高度なシステム レベルの電源管理モード、自動検出
構成オプション、および AES とデバイス DNA 保護による強化された IP セキュリティ。これらの機能により、低コストのプログラマブル
これまでにない使いやすさを備えたカスタム ASIC 製品の代替品です。XA Spartan-6 FPGA は、柔軟でスケーラブルな最適なソリューションを提供します。
大量のロジック設計、高帯域幅の並列 DSP 処理設計、および複数のインターフェイスが必要なコスト重視のアプリケーション
規格が必要です。XA Spartan-6 FPGA は、ターゲット デザイン プラットフォーム向けのプログラマブル シリコン基盤であり、
統合されたソフトウェアおよびハードウェア コンポーネントにより、設計者は開発サイクルが始まるとすぐにイノベーションに集中できます。
XA Spartan-6 FPGA 機能のまとめ
• XA Spartan-6 ファミリ:
• XA Spartan-6 LX FPGA: 最適化されたロジック
• XA Spartan-6 LXT FPGA: 高速シリアル接続
• 自動車の温度:
• I グレード : Tj = –40°C ～ +100°C
• Q グレード : Tj = –40°C ～ +125°C
• 自動車規格:
• ザイリンクスは ISO-TS16949 に準拠しています。
• AEC-Q100認定
• 製造部品承認プロセス (PPAP) 文書
• 要求に応じて、AEC-Q100 認定を超えるものも利用できます
• 低コストの設計
• 複数の効率的な統合ブロック
• I/O 規格の最適化された選択
•千鳥状のパッド
• 大量のプラスチック ワイヤ ボンディング パッケージ
• 低静的および動的消費電力
• コストと低消費電力のために最適化された 45 nm プロセス
• 電力ゼロのハイバネート パワーダウン モード
• サスペンド モードは、マルチピン ウェイクアップ、制御強化により状態と構成を維持します。
• 高性能 1.2V コア電圧 (LX および LXT FPGA、-2
-3 スピード グレード)
• マルチ電圧、マルチスタンダード SelectIO インターフェイス バンク
• 差動 I/O ごとに最大 1,080 Mb/s のデータ転送速度
• 選択可能な出力ドライブ、ピンあたり最大 24 mA
• 3.3V ～ 1.2VI/O 規格およびプロトコル
• 低コストの HSTL および SSTL メモリ インターフェイス
• ホットスワップ対応
• 調整可能な I/O スルー レートにより、シグナル インテグリティを向上
• LXT FPGA の高速 GTP シリアル トランシーバー
• 最大 3.2 Gb/秒
• シリアル ATA および PCI Express を含む高速インターフェイス
• 効率的な DSP48A1 スライス
• 高性能演算および信号処理
• 高速 18 x 18 乗算器と 48 ビット アキュムレータ
• パイプラインおよびカスケード機能
• フィルタ アプリケーションを支援する前置加算器
• 統合メモリ コントローラー ブロック
• DDR、DDR2、DDR3、および LPDDR のサポート
• 最大 800 Mb/s のデータ レート
• 独立した FIFO を備えたマルチポート バス構造により、
設計タイミングの問題
• ロジック容量を増やした豊富なロジック リソース
• オプションのシフト レジスタまたは分散 RAM のサポート
• 効率的な 6 入力 LUT により、パフォーマンスが向上し、
パワー
• パイプライン中心のアプリケーション向けのデュアル フリップフロップを備えた LUT
• 粒度の広いブロック RAM
• バイト ライト イネーブル付きの高速ブロック RAM
• オプションで 2 つとしてプログラムできる 18 Kb ブロック
独立した 9Kb ブロック RAM
• パフォーマンス向上のためのクロック管理タイル (CMT)
• 低ノイズで柔軟なクロッキング
• デジタル クロック マネージャー (DCM) によりクロック スキューが解消され、
デューティサイクルの歪み
• 低ジッター クロッキング用のフェーズロック ループ (PLL)
•同時乗算による周波数合成、
分割、位相シフト
• 16 の低スキュー グローバル クロック ネットワーク
• シンプルな構成、低コストの標準をサポート
• 2ピン自動検出構成
• 広範なサードパーティ SPI (最大 x4) および NOR フラッシュのサポート
• マルチブートによるリモート アップグレードのサポート
ビットストリーム、ウォッチドッグ保護を使用
• 設計保護のための強化されたセキュリティ
• デザイン認証のためのユニークなデバイス DNA 識別子
• XA6SLX75、XA6SLX75T、
および XA6SLX100 デバイス
• PCI Express デザイン用統合エンドポイント ブロック (LXT)
• 33 MHz と互換性のある低コスト PCI® テクノロジーのサポート、
32 ビットおよび 64 ビット仕様。
• 強化された低コストの組み込み処理の高速化
MicroBlaze™ 32 ビット ソフト プロセッサ
• 業界をリードする IP およびリファレンス デザイン
• IP、
開発ボード、設計サービス
