XC7Z020

製品特性:

環境と輸出の分類:

Zynq-7000 SoC 第 1 世代アーキテクチャ：
Zynq®-7000 ファミリは、ザイリンクス SoC アーキテクチャに基づいています。これらの製品は、機能豊富なデュアル コアまたはシングル コア ARM® Cortex™-A9 ベースのプロセッシング システム (PS) と 28 nm ザイリンクス プログラマブル ロジック (PL) を 1 つのデバイスに統合しています。ARM Cortex-A9 CPU は PS の心臓部であり、オンチップ メモリ、外部メモリ インターフェイス、豊富なペリフェラル接続インターフェイスも備えています。プロセッシング システム (PS) ARM Cortex-A9 ベースのアプリケーション プロセッサ ユニット (APU) • CPU あたり 2.5 DMIPS/MHz • CPU 周波数: 最大 1 GHz • コヒーレント マルチプロセッサ サポート • ARMv7-A アーキテクチャ • TrustZone® セキュリティ • Thumb®-2 命令セット • Jazelle® RCT 実行環境アーキテクチャ • NEON™ メディア処理エンジン • 単精度および倍精度のベクトル浮動小数点ユニット (VFPU) • CoreSight™ およびプログラム トレース マクロセル (PTM) • タイマーと割り込み • 3 つのウォッチドッグ タイマー • 1 つのグローバル タイマー • 2 つのトリプル タイマー カウンター キャッシュ • 32 KB レベル 1 4 ウェイ セット アソシアティブ命令およびデータ キャッシュ (CPU ごとに独立) • 512 KB 8 ウェイ セット アソシアティブ レベル 2 キャッシュ (CPU 間で共有) • バイト パリティ サポートオンチップ メモリ • オンチップ ブート ROM • 256 KB オンチップ RAM (OCM) • バイト パリティ サポート 外部メモリ インターフェイス • マルチプロトコル ダイナミック メモリ コントローラー • DDR3、DDR3L、DDR2、またはLPDDR2 メモリ • 16 ビット モードでの ECC サポート • sing を使用した 1GB のアドレス空間8、16、または 32 ビット幅のメモリの最大ランク • スタティック メモリ インターフェイス • 最大 64 MB をサポートする 8 ビット SRAM データ バス • パラレル NOR フラッシュのサポート • ONFI1.0 NAND フラッシュのサポート (1 ビット ECC ) • 1 ビット SPI、2 ビット SPI、4 ビット SPI (クワッド SPI)、または 2 つのクワッド SPI (8 ビット) シリアル NOR フラッシュ 8 チャネル DMA コントローラ • メモリ間、メモリ間- ペリフェラル、ペリフェラルからメモリ、およびスキャッター ギャザー トランザクションのサポート I/O ペリフェラルおよびインターフェイス • IEEE Std 802.3 および IEEE Std 1588 リビジョン 2.0 をサポートする 2 つの 10/100/1000 トライスピード イーサネット MAC ペリフェラル • スキャッター ギャザー DMA能力 • 1588 rev の認識。2 つの PTP フレーム • GMII、RGMII、および SGMII インターフェイス • 2 つの USB 2.0 OTG ペリフェラル、それぞれが最大 12 のエンドポイントをサポート • USB 2.0 準拠のデバイス IP コア • 移動中、高速、フルスピード、および低速をサポート速度モード • Intel EHCI 準拠の USB ホスト • 8 ビット ULPI 外部 PHY インターフェイス • 2 つの完全な CAN 2.0B 準拠の CAN バス インターフェイス • CAN 2.0-A および CAN 2.0-B および ISO 118981-1 規格に準拠 • 外部 PHY インターフェイス • 2 つの SD /SDIO 2.0/MMC3.31 準拠のコントローラー • 3 つのペリフェラル チップ セレクトを備えた 2 つの全二重 SPI ポート • 2 つの高速 UART (最大 1 Mb/s) • 2 つのマスターおよびスレーブ I2C インターフェイス • 4 つの 32 ビット バンクを備えた GPIOのうち最大 54 ビットを PS I/O (32b の 1 つのバンクと 22b の 1 つのバンク) で使用でき、プログラマブル ロジックに接続された最大 64 ビット (32b の最大 2 つのバンク) を使用できます • 最大 54 の柔軟なペリフェラル ピン割り当て用の多重化 I/O (MIO) インターコネクト • PS 内および PS と PL 間の高帯域幅接続 • ARM AMBA® AXI ベース • 重要な QoS サポートl レイテンシーとバンドのマスター。